Повний робочий день
...Master degree in Electronics/Control Engineering or related field. • At least 15 years of experience of FPGA/ASIC design & simulation in VHDL/(and/or Verilog). • Good understanding of synchronous design, time constraining and static timing analysis. • Experience with...
VHDL
Повна зайнятість
Дистанційно
Повний робочий день
...Jetson, Xilinx, or Altera FPGA SW/HW platforms
Experience with the RTL design and verification languages: Verilog, SystemVerilog, VHDL
Experience with developing Qt applications for interfacing with hardware
Linux kernel driver development experience
Senior...
VHDL
Переїзд
...корпусів електроніки
розуміння того, як налаштувати процес збірки проекту для CI/CD пайплайнів
досвід роботи із FPGA/SoC(Xilinx), VHDL/Verilog
Обов’язки:
командна та індивідуальна робота з розробки та відлагодження оригінальних технічних та арх ітектурних рішень...
VHDL
Дистанційно
150 000 грн
Повний робочий день
...consider brilliant candidate without degree but with large experience)
# Significant experience in programming CPLD,FPGA (Verilog, VHDL) Experience with the main interfaces: UART, I2C, SPI, etc. Experience with measuring equipment.
# Willingness to work with large...
VHDL
...Requirements:
Technical/Engineering education.
Intermediate and more level of technical English language.
Knowledge of VHDL language.
Understanding of hardware architecture (ARM, DSP, FPGA).
Experience in GIT (system version control).
Good algorithmic...
VHDL
Віддалена робота
Переїзд
За кордоном
Гнучкий графік
25 000 грн
Повний робочий день
Компанія: radar.kharkov.com
Вимоги:
-Знання однієї чи декількох мов програмування: Verilog, System Verilog, VHDL;
-Знання інструментів розробки: ISE, Vivado (Xilinx);
-Володіння мовами: Англійська (базова).
Бажано:
-Опит реалізації на FPGA трансиверів 1G....
VHDL
Постійна робота
Повна зайнятість
Офіційне працевлаштування
Повний робочий день
...correctly implement digital designs to layout
Verification planning, verification methodology and test bench development using Verilog/VHDL
Static timing analysis (STA), formal verification, logic equivalence checking
Lab evaluation and debug of digital blocks and...
VHDL
Повна зайнятість
Гнучкий графік
Повний робочий день
...equivalent
~5+ years of experience in digital design using FPGA
~ Experienced with large-scale FPGA development in Verilog or VHDL on Xilinx devices or other FPGA
~ Hands-on with lab FPGA debug methodologies, such as ChipScope, Mentor Certus, oscilloscopes...
VHDL
Повна зайнятість