Повний робочий день
...correctly implement digital designs to layout Verification planning, verification methodology and test bench development using System Verilog/Verilog/VHDL Static timing analysis (STA), formal verification, logic equivalence checking Lab evaluation and debug of...VerilogПовна зайнятістьДистанційноГнучкий графік- ...тестування на стендах. 4. Базові навички роботи з схемотехнікою та CAD (Altium Designer буде плюсом). 5. Буде перевагою: знання VHDL/Verilog, FPGA, комерційний досвід запуску пристроїв у серію. Важливо: нам потрібен спеціаліст, який розуміє відповідальність та...VerilogПовна зайнятістьДистанційно